2026 年,英伟达要买下全球八成以上的 1.6T 光模块,超过 500 万只;同一年,它把自家新一代交换机上的光模块整个“焊”进了芯片封装——买家与拆解者,是同一个人。此刻你可以在英伟达的产品清单上同时看到三种“光”:插在面板上的可插拔光模块、焊在交换芯片旁边的 CPO 光引擎,以及路线图上写着“探索中”的 GPU 封装内光学 I/O。三种形态背后,是同一个物理事实:电在铜线里跑不动了,光必须离芯片越来越近。

这篇文章把这件事从头讲清楚:先算账——一台 300 万美元的 NVL72 机柜里,光在哪里、值多少钱;再讲动因——为什么光非进芯片不可;然后拆技术——CPO 封装里有哪些芯片、台积电的 COUPE 是什么、它和 CoWoS 什么关系、为什么良率是最大的拦路虎;最后看变局——当光模块被拆成六个环节重新分配,设计权落到谁手里,做光模块的公司又该往哪里走。

先说结论：五句话版本

买和拆同时发生:英伟达是全球光模块最大的单一买家(2026 年 1.6T 需求八成以上来自它,可插拔供应链由中际旭创、新易盛、Coherent 和英伟达自设计通道构成);但在自家 CPO 交换机上,它已经把“光模块”这个产品拆开重构了。

光离芯片越近,功耗越低:800G 端口从可插拔的约 30W 降到 CPO 的约 9W,每比特能耗从 30pJ 以上走向 2pJ 以下——这是三步棋(可插拔→NPO→CPO)的全部物理动因。

CPO 不是一种新光模块,而是把“光模块”这个产品拆解重构:硅光芯片由英伟达自己设计、台积电 COUPE 制造、矽品封测、Coherent/Lumentum 供激光器、天孚/上詮供光纤耦合——传统光模块厂在这份 BOM 里没有位置。

但时间站在渐进这一边:CPO 在 AI 数据中心光通信的渗透率到 2030 年约 35%(集邦口径),可插拔出货 2025-2030 年还要翻三倍;GPU 之间的互联走光要等 2028 年之后——中间的窗口,正被对模块厂友好的 NPO/XPO 路线填充。

光模块厂的出路不是守住“模块”,而是跟着价值走:向上做硅光芯片设计(旭创自研 PIC+Tower 代工),横向做引擎级交付(NPO/可拆卸 CPO),或卡位新 BOM 里的器件环节(ELS 光源、FAU 光纤阵列)。

第一部分

买 : 全球最大买家的光账本

1.1 先看清楚:机柜里面是铜的天下,光守在门口

很多人以为 AI 机柜里到处是光,其实恰恰相反。GB200/GB300 NVL72 一台机柜:18 个计算托盘(72 颗 GPU + 36 颗 Grace CPU)、9 个交换托盘(18 颗 NVSwitch),GPU 之间 130TB/s 的全互联走的是一块铜缆背板——5184 根 224G 铜缆,约两英里长,安费诺独家供应。铜便宜、可靠、不耗电,只要距离够短(一米之内),它仍然是最优解。

光模块出现在机柜的“门口”:每个计算托盘上的 ConnectX 网卡对外连 InfiniBand/以太网交换机(所谓 scale-out 网络),这一段距离从几米到上百米,只能走光。一颗 GPU 通常配 1-1.5 只以上的高速光模块,谷歌 TPU 集群的配比甚至达到 1:4 以上——机柜卖得越多,光模块的账就越大。

图 1|机柜的心脏:Blackwell 封装,2 颗 GPU 裸片并排 + 8 颗 HBM3E,坐在台积电 CoWoS-L 上。72 个这样的封装组成一台 NVL72。(图源:NVIDIA)

1.2 BOM 拆解：钱都花在了哪里

英伟达从不公布整柜定价与成本,以下为各研究机构估算(口径已注明):

1.3 售价、毛利与出货

毛利要分三层看:芯片层最厚(B200 制造成本约 6,400 美元,售价 3-4 万美元);整柜因为含 30-50 万美元的外购件,机柜级隐含毛利率约 55-65%;公司整体毛利率 FY2026 全年 71.1%,季度轨迹从机柜放量初期的摊薄回升到 75%。SemiAnalysis 的判断是:英伟达愿意在整柜环节小幅让利,换取自家网络(NVLink/InfiniBand/Spectrum-X)的附着率——而网络,正是光的生意。

1.4 2026 与 2027:两张收入草稿

“万亿订单”可以粗验一下:2025 年数据中心收入实际 1,937 亿 + 2026 年预期约 3,200 亿 + 2027 年预期约 4,570 亿 ≈ 9,700 亿美元,与黄仁勋的 1 万亿口径量级吻合(该口径 2025 年 10 月首提时还是 5,000 亿,五个月翻倍)。另一个值得注意的实际数:2026 年 2-4 月季度,英伟达网络业务收入单季 148 亿美元、同比增长 199%——基本由 NVL72 整柜方案拉动,这正是“光的生意”在财报里的直接体现。

提醒：单柜价是客户支付口径而非英伟达确认收入,直接相乘会高估一到两成;Rubin 2026 年放量幅度(郭明錤 5-7 千柜 vs Wolfe 2 万柜)是当前最大分歧;Kyber 推迟到 2028 使 2027 年 Rubin Ultra 的贡献存在下修可能。

1.5 光模块的账:英伟达生态里增长最快的外围市场

大盘：2025 年全球光模块市场 238 亿美元(+50%),2026 年预计再增 60-65%(LightCounting);

需求：2026 年全球 1.6T 需求 860 万-2,000 万只,英伟达一家超 500 万只、占八成以上;800G 同年还要出 3,700 万只(+85%,Citi);

单价：800G 约 800-1,200 美元,1.6T 约 2,000-3,000 美元(现货口径);

供应商格局一张表:

旭创和新易盛合计拿走英伟达可插拔订单约六成;其余由 Coherent、Lumentum、博通等美系分食。英伟达自产通道值得单独盯:它自研 DSP、委托 Fabrinet 组装,如果 1.6T 时代自产真的过半,对第三方模块厂的挤压比 CPO 来得更早。

第二部分

为什么拆：光必须离芯片更近

可插拔光模块的问题不在“光”,而在光之前的那段“电”。信号从交换芯片出发,要走过 20 多厘米的 PCB 走线、连接器,才能到达面板上的光模块——这段电通道在 200G/lane 时代的插损高达 22dB。为了补偿损耗,模块里要塞一颗 DSP 芯片做信号恢复,而 DSP 占掉整个模块近一半的功耗。

把光引擎从面板搬到芯片旁边,这段电通道从 20 多厘米缩到毫米级,插损从 22dB 降到 4dB,DSP 直接取消(交换芯片的 SerDes 直驱光引擎,即“线性直驱”)。结果:800G 端口功耗从约 30W 降到约 9W,每比特能耗从铜互联时代的 30pJ 以上,降到基板级 CPO 的 5pJ 以下,再到未来中介层光学 I/O 的 2pJ 以下。对一个十万卡集群,这是以“电站”为单位的节能。

图 2|一张图看懂动因:上为传统可插拔(每端口 30W,电学损耗 22dB),下为 CPO(9W,4dB)——光引擎与交换芯片同封装,省掉的正是那段最贵的电通道。(图源:NVIDIA)

还有第二个动因:带宽的大头根本还没走光。机柜内 GPU 之间(scale-up)的带宽需求是对外网络(scale-out)的 9-10 倍,目前全靠铜缆背板。铜的极限在一米左右,当机柜功率与规模继续膨胀、跨柜互联成为刚需,这块 9 倍大的蛋糕迟早要交给光——问题只是以哪种形态、在哪一年。

这就是英伟达“拆”光模块的全部理由:它不是不需要光了——恰恰相反,它比谁都需要光;它只是不再需要“插在面板上的那个盒子”。当每瓦功耗直接决定一座 AI 工厂能装多少颗 GPU,把光从盒子里拆出来、搬到芯片旁边,就从一道选择题变成了必答题。

第三部分

怎么拆：可插拔 → NPO → CPO 三步棋

3.1 三条路线,一张表说清

3.2 CPO 封装里到底有什么

一个 CPO 封装 = 1 颗主 ASIC + 一圈光引擎 + (XPU 场景的)HBM。每个光引擎由两颗芯片叠成:下面是 PIC(硅光芯片:调制器、波导、探测器),上面是 EIC(电芯片:驱动器、TIA)。注意一个反直觉的设计:激光器不在封装里——它怕热、易坏,全行业都把它做成机箱前面板的可插拔模块(ELS),坏了热插拔更换。

四个真实产品的“配方”:

图 3|CPO 封装的通用结构:左侧电芯片组(交换/SerDes/HBM),右侧光学 chiplet(发射+接收),光纤阵列从封装边缘出纤;激光器在封装之外。(图源:Amkor,转引自 SemiEngineering)

图 4|量产先行者:博通 Bailly——Tomahawk 5 居中,8 个 6.4T 硅光引擎环绕,51.2T 全部走光;800G 光口功耗 5.5W。(图源:Broadcom,转引自 ServeTheHome)

图 5|英伟达 Quantum-X Photonics 封装实拍:中央交换 ASIC,四周 6 个光学子组件共 18 个硅光引擎。子组件是插座式、可整体更换——这是英伟达对“CPO 坏了怎么办”的回答。(图源:NVIDIA)

图 6|CPO 交换机内部全景:CPO 封装、光纤理线、前面板一排可插拔的外置激光源(ELS)。(图源:NVIDIA)

3.3 台积电 COUPE:光引擎的“制造范式”

英伟达和博通新一代 CPO 的光引擎,都出自台积电的 COUPE 平台(Compact Universal Photonic Engine,紧凑型通用光子引擎,2021 年由余振华团队在 ECTC 论文提出,2024 年正式发布)。它的核心是一次“叠法”革命:EIC(N7/N6 工艺)用 SoIC-X 无凸点铜-铜混合键合,直接叠在 PIC(65nm SOI)头顶,键合间距小于 9 微米(常规微凸点是 40-50 微米)——电光路径压到最短,同功耗下带宽密度是微凸点方案的 23 倍以上。调制器用 200G PAM4 微环(尺寸不到 5 微米),光从头顶经微透镜和光纤阵列(FAU)垂直进出。

图 7|台积电 3DFabric 官方胶片:SoIC-X 无凸点键合间距<9µm。COUPE 的 EIC-PIC 堆叠用的就是它——这也是 COUPE 必须在台积电体系内闭环的技术原因。(图源:TSMC)

图 8|本文核心图·台积电官方三代 COUPE 路线(2024 北美技术论坛):第一代 1.6T 光引擎装进可插拔模块(2H26 量产);第二代 6.4T 光引擎上封装基板、围绕交换芯片(2026);第三代 12.8T 光引擎上 CoWoS 中介层、与 XPU 和 HBM 同层(探索中)。功耗降到 1/10、延迟降到 1/20。(图源:TSMC)

COUPE 的客户与产能盘子:英伟达(Quantum-X/Spectrum-X 全系)、博通(Davisson 起)、Ayar Labs+世芯(2025 年 12 月发布首个基于 COUPE 的 UCIe 光互联子系统,单加速器最高 100T)、AMD(2026-27 早期客户,在台湾南部设硅光研发中心);2028 年后第二波才轮到联发科、Marvell、Ayar Labs。产能爬坡:PIC 产线从初期约 500 片/月,扩到 2026 年二季度约 1 万片、年底 1.5 万片、2028 年 2.5 万片/月以上;SoIC 键合产能 2027 年冲 5 万片/月,其中约一成分给 CPO(TrendForce 口径)。

图 9|第二代 COUPE 在封装里的位置:左侧 RDL 中介层上住着 HBM 和 SoIC 堆叠的算力芯片,右侧 CPO 单元(PIC 在底、EIC 叠上、顶部 FAU 进光)坐在封装基板上、与中介层并排。(图源:TSMC,转引自 TrendForce)

3.4 COUPE 与 CoWoS:地基与住户

很多人问:GPU 已经和 HBM 封在 CoWoS 上了,CPO 来了之后怎么摆?一句话:CoWoS 是地基,HBM 是老住户,COUPE 光引擎是正在办入住的新住户——但入住分两步。现阶段(第二代,2026 量产)光引擎住在“院子”里:坐在封装基板上,与承载 ASIC+HBM 的中介层并排,同一封装、不同楼层;到第三代(约 2028 年后)才真正“上楼”:光引擎坐上 CoWoS 中介层,与 XPU、HBM 同层做邻居,GPU 封装内直接出光。

分两步的原因是热:微环调制器对温度极其敏感,要靠加热器闭环锁波长,而 XPU 是 1000W 以上的火炉——光器件离算力芯片越近,散热方案就要越硬核。这决定了第三代的落地节奏,也解释了为什么现有 CPO 交换机全部液冷、激光器全部外置。

图 10|地基本身也在换代:CoWoS-S(整片硅中介层)/CoWoS-L(有机布线内嵌小硅桥,当前旗舰主力)/CoWoS-R(纯有机布线)。(图源:TSMC)

图 11|CoWoS-L 详细剖面:HBM 与 SoC 坐在 RDL 中介层上,中介层里嵌着 LSI 硅桥(芯片间高速互联走这里),底下是封装基板。(图源:aminext)

顺带补一句 SoIC:它是 3D 堆叠(裸片叠裸片,混合键合),CoWoS 是 2.5D(裸片并排),两者可以套娃——AMD MI300 就是先用 SoIC 把计算裸片叠在 I/O 裸片上,再连同 8 颗 HBM 一起放上 CoWoS,AMD 管这叫“3.5D”。未来 CoWoS 上的每个“计算芯片”默认都是 SoIC 堆叠体,而 COUPE 光引擎本身也是一个 SoIC 堆叠体——地基上的住户,全都在往高处长。

图 12|地基还在疯狂扩张(1 个光罩 ≈ 830mm²):2016 年 1.5 倍光罩(4 颗 HBM2)→ 2023 年 3.3 倍(8 颗 HBM3)→ 2025/26 年 5.5 倍(12 颗 HBM,台积电称量产良率已达 98%)→ 2027 年 9.5 倍;2026 论坛已展望 2029 年超 14 倍光罩、24 颗 HBM5E。留给光引擎的“地皮”越来越大。(图源:TSMC)

图 13|台积电官方描绘的“明天”:SoIC 堆叠算力芯片 + HBM + 硅光 CPO(带光纤)共存于同一封装——CoWoS 地基上,三种住户到齐。(图源:TSMC)

3.5 拦路虎:良率,以及“测好了为什么还会坏”

CPO 最大的工程难题不是设计,是良率。这里有个反直觉的问题:每颗芯片都通过了测试,封到一起之后良率为什么还会掉?答案分三层:

第一层,测不全：晶圆级测试的探针卡全速验证能力约 3Gb/s,而 HBM 接口要跑 10Gb/s 以上——高速接口在晶圆上根本测不全;潜伏缺陷要通电老化后才引爆;误码率、光耦合这些系统级指标,只有装完才能测。

第二层,封装工序自己会伤好芯片：混合键合下一颗 1 微米的尘粒就能造成毫米级键合空洞;250°C 回流焊多次热循环叠加材料热膨胀失配导致翘曲——Blackwell 首用 CoWoS-L 时就因此改版了 GPU 顶层金属;大硅中介层自身良率只有六到七成。

第三层,乘法+不可返工：N 颗芯片的良率是相乘的,而且封完不能返工:一颗 HBM 坏,整包连好的 GPU 一起报废(B200 折合每颗约 1,000 美元的有效报废成本)。正因为混合键合的良率与成本压力,HBM4 甚至推迟采用混合键合、继续用微凸点。

复合良率的数学，一张表看懂它有多残酷:

CPO 还有自己独有的良率杀手:光纤阵列(FAU)贴装要求亚微米级对准,光引擎直接焊在基板上没有返工路径,任何一个引擎光耦合超标,整块昂贵基板报废。这就是为什么激光器要外置可换、英伟达把光学子组件做成插座式、博通用可插拔 ELSFP——把“不可返工”尽量改造成“部分可更换”;也是 GPU 侧 CPO(以及 Kyber 世代更激进的光互联机架)时间表被推向 2028 年的根本原因。

图 14|“测好了”有多难:HBM 从晶圆级老化到堆叠后复测,测试插入点多达 3-12 次,仍有漏网之鱼。(图源:Teradyne,转引自 SemiEngineering)

图 15|混合键合的“簇状缺陷”:一颗尘粒毁掉一片键合区(左);行业的应对是标准内建冗余,坏一簇整簇改道(右)。(图源:UCIe Consortium,转引自 SemiEngineering)

第四部分

拆完之后：“光模块”变成了六个环节

4.1 采购结构的重构

在可插拔时代,英伟达向旭创、新易盛们采购一个完整的产品——光模块。在 CPO 时代,这个产品消失了,被拆解成六个环节、分给六种角色:

4.2 设计权:最关键的一问

CPO 时代硅光芯片的设计者会变成谁?不会是台积电。COUPE 的商业模式是“PDK 代工 + 封装强制捆绑”:台积电提供 65nm SOI 工艺和器件库(波导、分光器、波分复用,配套 Ansys/Synopsys/Cadence 工具链),设计由客户自己完成——与逻辑芯片代工的分工完全一致。英伟达的 PIC 英伟达设计,博通的 PIC 博通设计(三代自研光引擎史,新一代是把自家设计移植到 COUPE 工艺),Ayar Labs 的光学 chiplet 自己设计。

换句话说:光模块的设计权,正在从光模块厂转移到系统芯片厂手里。台积电锁住的不是设计,而是“制造+封装”的捆绑——因为混合键合要求两片晶圆同一工艺体系,台积电不为其他晶圆厂的硅光晶圆做封装。COUPE 原则上接受第三方设计(Ayar Labs 与世芯已实证),但 2026-27 年产能只排英伟达、博通、AMD,2028 年扩产后才轮到联发科、Marvell、Ayar Labs——这份排队名单里,没有任何一家光模块厂。

图 16|“第三方设计”的实证:Ayar Labs 设计的光学 chiplet(格芯流片,黄色光纤直接从封装引出)与英特尔芯片共封装。设计权可以在 fabless 手里——前提是排得上产能。(图源:ServeTheHome)

顺带回答一个常见问题:硅光芯片是不是只能和台积电的算力芯片“配对”?也不是。分界线在键合方式:微凸点 2.5D 共封装(凸点间距大于 25 微米)跨代工厂完全自由——第三方硅光芯片作为合格裸片交给日月光、Amkor 等封测厂,可以与任何来源的算力芯片同基板合封,而且早有量产级实证;只有无凸点混合键合(小于 9 微米)才要求同一家晶圆厂的工艺闭环。

再看硅光代工的替代体系:Tower(旭创的代工伙伴)最积极——2025 年 11 月发布自己的 CPO 技术,用量产验证过的 300mm 晶圆键合把硅光 PIC 与 SiGe 电芯片做 3D 堆叠(在自己体系内复刻“EIC 叠 PIC”),2026 年 5 月宣布已签下 2027 年 13 亿美元硅光营收合同;格芯 Fotonix 走光电单片集成,天然没有键合问题。但在 200G/lane 之后的混合键合密度上,COUPE 暂无对等竞争者——台积电正在硅光时代复制它在 CoWoS 上的话语权。

图 17|四大硅光平台对比:台积电 COUPE(2026 量产,英伟达/博通采用)、三星(2027 起追赶)、英特尔、格芯 Fotonix。(图源:TrendForce)

4.3 器件层的新战场:FAU 的两条链

CPO 时代新 BOM 里对第三方最开放的环节是光纤耦合器件,这里正在形成两条平行的供应链,不要混淆:

英伟达 CPO 交换机级(交换机内光引擎的光纤耦合):天孚通信主导,被称为目前唯一进入英伟达链的 FAU 供应商,全球 FAU 份额超五成;混纤盒由康宁与波若威约五五分。用量惊人:一台 115.2T CPO 交换机要用 72 个 1.6T FAU,FAU 用量是传统方案的 3-5 倍,单台光器件价值量从传统方案约 8 万元升到约 30 万元。

台积电 COUPE 级(芯片级、配 Rubin 世代):上詮 FOCI 卡位,摩根士丹利称量产首年份额最高可达五成,其回流焊光纤阵列与奇景的微透镜形成组合;台积电已引入鸿海系讯芯做二供,“独家”窗口在收窄。国内追赶者在用并购买门票:仕佳光子(收购福可喜玛)、杰普特(收购矩阵光电)、光库科技(收购加华微捷,进博通链)。

第五部分

被拆的人：光模块厂的三条活路

5.1 时间窗：变局是渐进的,不是断崖

交换机侧 CPO 已量产(英伟达 Spectrum-X 硅光 2026 年 6 月全面量产、博通 TH6 已交付),但渗透率到 2030 年约 35%(集邦);LightCounting 口径:800G 以上可插拔出货 2025-2030 年翻三倍,可插拔与 CPO 长期共存;

GPU 侧(scale-up)走光更晚:CPO NVSwitch 要等 Feynman 世代(2028 之后),Kyber 机架已推迟至 2028——中间三年的窗口,正被 NPO/XPO/铜缆填充;

云厂自研芯片(谷歌 TPU、亚马逊 Trainium、Meta MTIA)是第二增长曲线:这些集群 2026-2028 年明确继续用可插拔+NPO。

5.2 NPO/XPO：对模块厂友好的中间形态

NPO 把光引擎放在主芯片旁 2-5 厘米的板上——够近,省掉大部分电通道损耗;又没进封装,坏了能换。对供应链的本质意义是:光引擎的设计与交付仍然在模块厂手里。三个标志性事件：

谷歌大单：媒体报道谷歌为下一代 TPU 的 scale-up 互联下单约 1,200 万只 NPO 模块(总额 120-150 亿美元,旭创约六成、新易盛约四成,2026Q3 起交付)——旭创官方回应“不便披露”,数字未经确认,但方向与多方信息一致;

华为建标准：2026 年 7 月 9 日,华为联合中国移动研究院、京东云、百度、光迅、华工正源、曦智等 20 余家发起国内首个 NPO 光互连标准组织(OPEN NPO MSA),2026Q3 出首版规范;华为昇腾超节点已采用海思设计的 Hi-ONE 硅光引擎(1 个相当于 9 个 800G 可插拔);

XPO 对冲：旭创系的 TeraHop 牵头 12.8T XPO(超高密度可插拔,单模块 64×200G+液冷支持 400W,Arista 发起 MSA),OFC 2026 全球首演——这是“可插拔继续 scaling”的技术宣言。

NPO 自身的市场规模:2025 年约 38 亿美元,预测以约 19% 的年复合增速在 2034 年达到 186 亿美元;单价与 1.6T 可插拔同量级(约 1,000-1,250 美元)。国内梯队:华工正源被称为国内唯一实现 3.2T NPO 硅光引擎量产的厂商(绑定昇腾集群),光迅完成 3.2T NPO 整机验证并推出自研 CPO 外置光源模块,新易盛在 OFC 2026 发布 6.4T NPO,阿里 2026 年三季度试点 3.2T NPO。国内开放硅光流片平台(NOEIC、CUMEC 等)与先进封装厂(盛合晶微,大陆 2.5D 封装份额约 85%)构成本土 NPO/CPO 生态的制造底座——不过 COUPE 级“EIC 叠 PIC 混合键合”的量产对标,国内尚无已验证案例。

5.3 旭创与新易盛：两副牌的打法

5.4 判断框架:价值往哪里迁移

对“CPO 时代光模块厂怎么办”,市场上有两派观点。谨慎的一派认为:CPO 普及后模块组装的角色被根本改变,产业链的超额利润本就集中在芯片环节(DSP 双寡头、EML 激光器高度集中),组装环节的高盈利是供不应求阶段的现象。乐观的一派认为:CPO 缺乏开放生态,NPO/XPO 为第三方厂商保留了主战场;可插拔总量五年翻三倍,CPO 是做大蛋糕而非零和;客户结构正从英伟达向云厂自研芯片迁移,那一侧继续采用模块厂的产品。

两派其实共享同一个结论:价值量正在从“模块组装”向四个方向迁移——①硅光 PIC 设计(旭创路径);②引擎级交付(NPO/可拆卸 CPO);③ELS 外置光源(Coherent/Lumentum 的新王座,光迅、剑桥科技跟进);④FAU/光纤器件(天孚、上詮的卡位)。真正需要警惕的位置,是“只做模块组装、没有硅光设计能力”的厂商——四个迁移方向,一个都够不着。

5.5 值得跟踪的七个信号

附:关键数字速查

尾声：最大的买家,为什么要亲手拆掉它买得最多的东西

回到标题的悖论。英伟达一年买 500 万只光模块,又亲手把它拆进芯片封装——两件事并不矛盾,因为对英伟达来说,光模块从来不是目的,只是获得带宽的手段:今天“买盒子”最划算,它就是全球最大的买家;明天“焊进封装”更省电、更受控,它就毫不犹豫地换一种方式获得光。买,是此刻的账本;拆,是下一步的账本。

而对供应链,规律只有一条:光每向芯片靠近一步,“光模块”这个产品就被拆解一次,价值就重新分配一次。可插拔时代,价值在模块厂;NPO 时代,价值在引擎和光源;CPO 时代,价值在芯片设计(系统厂)、先进封装(台积电)和器件(激光器/FAU)。对产业里的每一家公司,问题从来不是“CPO 会不会来”,而是“当它来的时候,我在新 BOM 的哪一行”。